新闻  |   论坛  |   博客  |   在线研讨会
verilog模块编程要点
mayer | 2009-06-01 18:33:13    阅读:1405   发布文章

verilog模块编程要点

 

 

1. 时序电路建模时,用非阻塞赋值。

2.锁存器电路建模时,用非阻塞赋值。

3.用always块建立组合逻辑模型时,用阻塞赋值!

4.在同一个always块中建立时序和组合逻辑电路时,用非阻塞赋值。

5.在同一个always块中不要既用非阻塞赋值又用阻塞赋值。

6.不要在一个以上的always块中为同一个变量赋值。

7.用$strobe系统任务来显示用非

*博客内容为网友个人发布,仅代表博主个人观点,如有侵权请联系工作人员删除。

参与讨论
登录后参与讨论
推荐文章
最近访客