一、背景
   FS2410 开发板上的 ARM 核心为 ARM920T， ARM920T 代表着什么呢? 其实
ARM920T = ARM9 core + MMU + Cache，也就是说 ARM920T 为实现虚拟内存管理提供了硬件
条件，这个硬件条件就是 MMU -- 内存管理单元。前面的实验我们程序里的地址都是直接对应物理地
址，也就是说虚拟地址等同于物理地址，而今借助 MMU 我们可以实现虚拟内存管理，程序里面的地址
不再被直接送到地址总线，而是先通过 MMU，由 MMU 来实现虚地址到物理地址的映射。这有什么意义
呢?想象有这么两个程序，它们有相同的虚拟地址，但由于运行时其虚地址分别被映射到不同的物理地址
，所以它们各行其道、和平共处，而不会产生冲突...有了 MMU 的支持我们可以设计出高级的作业系统。

二、目的
   如何启用 MMU, 并实现虚拟地址到物理地址映射正是这次实验的目的。呵呵，你也许已经迫不及待...
那现在我们就去探个究竟!

三、代码分析
   程序的整个执行流程都体现在 start.S 文件里(以前不是 head.s文件吗? 呵呵，我把以前的代码进
行了重构，现在代码看上去更清析--好的架构是很重要的，更便于以后的扩充)，start.S里调用的函数有的
是在 .c 文件实现的，必要时我会做相应解释。

1  .text
2  .global _start
3  _start:
4   b reset
5   NOP
6   NOP
7   NOP
8   NOP
9   NOP
10  ldr pc, handle_irq_addr
11  NOP
12  handle_irq_addr: 
13  .long handle_irq
14 reset:
15  ldr r0, =0x53000000  @ Close Watch-dog Timer
16  mov r1, #0x0
17  str r1, [r0]
18
19 @ init stack
20 ldr sp,=4096
21 
22 @ disable all interrupts
23 mov r1, #0x4A000000
24 mov r2, #0xffffffff
25 str r2, [r1, #0x08]
26 ldr r2, =0x7ff
27 str r2, [r1, #0x1c]
28
29 bl  memory_setup  @ Initialize memory setting
30 bl  flash_to_sdram  @ Copy code to sdram
31
32 ldr pc, =run_on_sdram
33 run_on_sdram:
34 ldr sp, =0x33000000
35  bl init_mmu_tlb   @ setup page table
36  bl init_mmu         @ MMU enabled
37
38 msr cpsr_c, #0xd2  @ set the irq mode stack
39 ldr sp, =0x31000000
40 msr cpsr_c, #0xdf  @ set the system mode stack
41 ldr sp, =0x32000000
42 bl  init_irq           
43 msr cpsr_c, #0x5f  @ set the system mode open the irq
44 
45 ldr sp, =0x33000000  @ Set stack pointer
46 bl  main
47 loop:
48 b loop

(1) 设置中断跳转指令
    可以看到程序 4~13 行用来设置中断跳转指令，目前我们只实现了响应 IRQ 中断的代
    码，所以在第 10 行处放了一条 ldr 加载指令，它的意思是当发生 IRQ 中断时，把
    用于响应 IRQ 中断的函数 handle_irq 的地址加载进 pc 寄存器让程序跳转那里进
    行相应处理
(2) 关闭看门狗，程序第 15~17 行
(3) 初始化堆栈寄存器体现在第 20 行，之所这么做因为下面会调用一些 C 函数，而 C函
    数里的变量当然要保存在堆栈里了
(4) 暂时不响应所有中断: 22~27 行
(5) 第 29 行，初始化内存(内存在这里就是 SDRAM) 慢着...程序不是已经运行在内存里
    了吗? 非也，准确点说是运行在 SRAM 里。ARM 启动时会将 Nand Flash(相当于硬
    盘)里前 4K 代码加载进 SRAM 里并运行之。那程序大于 4K 怎么办? 呵呵，这正是
    下一点要说明的
(6) 第 30 行，程序自身到内存的般移。我们的程序大于 4K, 只靠 SRAM 的那可怜的 4K
    是运行不开的
(7) 第 32~33 行，跳转到 SDRAM 里执行。我们的代码已经搬到内存了，64M 的空间够用
     的了
(8) 第 34~36 行，设置页表，启用 MMU。这是今天的主角。函数
       init_mmu_tlb
       init_mmu
    定义在 mmu.c 文件里，我们去看看这个文件里有些什么?

     1  /* init MMU page table*/
     2  void init_mmu_tlb() {
     3    unsigned long vm_addr, idx;
     4    unsigned long *tb_base = (unsigned long *)MMU_TBL_BASE;
     5 
     6    for (vm_addr = MEM_START; vm_addr < MEM_END; vm_addr += PAGE_SIZE) {
     7      idx = vm_addr >> 20;
     8      /* entry: section base, AP="0b11", domain="0b00",cached,write-through*/
     9      *(tb_base + idx) = vm_addr|(0x3<<10)|(0<<5)|(1<<4)|(1<<3)|0x02;
     10    }
     11 
     12    /* set IO mapped-memory addr for function register*/
     13    for (vm_addr = MEM_IO_MAPPED_START; vm_addr < MEM_IO_MAPPED_END; vm_addr += PAGE_SIZE) {
     14      idx = vm_addr >> 20;
     15      /* entry: section base, AP="0b11", domain="0b00", NCNB*/
     16      *(tb_base + idx) = vm_addr|(0x03<<10)|(0<<5)|(1<<4)|0x02;
     17    }
     18 
     19    /*
     20     * exception vectors
     21     * entry: AP="0b11", domain="0b00", cached, write-through
     22     */
     23    *(tb_base + 0x00000000) = (0x00000000)|(0x03<<10)|(0<<5)|(1<<4)|(1<<3)|0x02;
     24    *(tb_base + (0xffff0000>>20)) = VECTORS_PHY_BASE|(0x03<<10)|(0<<5)|(1<<4)|(0<<3)|0x02;
     25  }
     26
     27 void init_mmu() {
     28   unsigned long ttb = (unsigned long)MMU_TBL_BASE;
     29   __asm__(
     30    "mov r0, #0\n"
     31
     32    /* disable ICache, DCache*/
     33    "mcr p15, 0, r0, c7, c7, 0\n"
     34
     35    /* clear wirte buffer*/
     36    "mcr p15, 0, r0, c7, c10, 4\n"
     37
     38    /* disable ICache, Dcache, TLBs*/
     39    "mcr p15, 0, r0, c8, c7, 0\n"
     40
     41    /* load page table pointer*/
     42    "mov r4, %0\n"
     43    "mcr p15, 0, r4, c2, c0, 0\n"
     44
     45    /*
     46     * write domain id (cp15_r13)
     47     * domain="0b11", manager mode, no check for permission
     48     */
     49    "mvn r0, #0\n"
     50    "mcr p15, 0, r0, c3, c0, 0\n"
     51
     52    /* set control register*/
     53    "mrc p15, 0, r0, c1, c0, 0\n"
     54
     55    /* clear out 'unwanted' bits*/
     56    "ldr r1, =0x1384\n"
     57    "bic r0, r0, r1\n"
     58
     59    /*
     60     * turn on what we want
     61     * base location of exception = 0xffff0000
     62     */
     63    "orr r0, r0, #0x2000\n"
     64    /* fault checking enabled*/
     65    "orr r0, r0, #0x0002\n"
     66 #ifdef CONFIG_CPU_DCACHE_ON
     67    "orr r0, r0, #0x0004\n"
     68 #endif
     69 #ifndef CONFIG_CPU_ICACHE_ON
     70    "orr r0, r0, #0x1000\n"
     71 #endif
     72    /* MMU enabled*/
     73    "orr r0, r0, #0x0001\n"
     74
     75    /* write control register*/
     76    "mcr p15, 0, r0, c1, c0, 0\n"
     77    : /* no output*/
     78    : "r"(ttb));
     79 }
     
    程序第 1~25 行是函数 init_mmu_tlb 的实现。其实就是建立一级页表。s3c2410 有四
    种内存映射模式: Fault、Coarse Page、Section、Fine Page. 为了简单起见我们用
    Section 模式。ARM920T 是 32 位的 CPU，其虚拟地址空间为 2^32 即 4G。 我们用
    Section 模式来划分这 4G 址址空间，每一个 Section 大小为 1M，这样就可得到 4K
    个 Section。怎样管理这些 Section 呢?通过一张表来记录它们，而这张表被称做页表。
    在页表里，用 4 个字节来记录一个 Section 的信息。总共有 4K 个 Section，这样就
    要花费 4x4K = 16K 的内存。这用来描述 Section 的 4 个字节也有个形象的名字，叫
    作描述符。描述符的结构又是什么样的呢。来看一下:

   

    Section base address: 段基地址
    AP: Access Permission 访问控制位
    Domain: 访问控制器的索引
    C: 被置位时为 write-through (WT)模式
    B: 被置位时为 write-back (WB)模式

    s3c2410 的 SDRAM 为 64M，其物理地址范围是 0x30000000~0x33ffffff，可划分成
    64 个 Section。我们要实现虚址到物理地址的映射，虚地址是如何被转换的呢？其实 MMU
    将虚地址分成两部分: 索引(index) 和 偏移(offset)。index 就是虚地址的高 12 位,
    偏移就是虚地址的低 20 位, MMU 通过 index 在页表里取到相应描述符，从描述符里取
    到对应 Section 的基地址，再由这个基地址加上偏移 offset 来找出真正的物理地址。

    明白了地址映射的基本原理，我们来分析上面的代码:
    第 6~13 行令 SDRAM 的虚地址和物理地址相等，从 0x30000000 至 0x33ffffff
    第 12~17 行设置特殊功能寄存器的虚地址，也让它们的虚地址与物理地址相等
    第 23~24 行设置中断向量的虚地址，其中高端中断向量地址 0xffff0000 对应到物理
    地址0x33f00000

    代码中有几个常数，定义如下:
      #define MEM_START 0x30000000UL
      #define MEM_END   0x34000000UL
      #define PAGE_SIZE 0x00100000UL /* page size: 1M*/

      #define MEM_IO_MAPPED_START 0x48000000UL
      #define MEM_IO_MAPPED_END   0x60000000UL
      #define MMU_TBL_BASE        0x30000000UL
      #define VECTORS_PHY_BASE    0x33f00000UL

    为了理解第 27~79 行的内联汇编到底做了些什么，我们先来了解一下协处理器:
    在基于 ARM 的嵌入式应用系统中，存储系统通过是通过系统控制协处理器 CP15 来完
    成的。如何设置/读取协处理器的寄存器呢?借助 MCR/MRC 指令。例如:

        MCR P15, 0, R4, C1, C0, 0

    将寄存器 R4 中的数据传送到协处理器 CP15 的寄存器 C1 中，其中 R4 为 ARM 寄存
    器,存放源操作数; C1,C0 为协处理器寄存器,为目的寄存器; 操作码1为0,操作码2为0
    相应的, MRC 指令将协处理器的寄存器中的数值传送到 ARM 处理器的寄存器中。

    好了，我们来分析上面的内联汇编代码:
    第 32~33 行使数据Cache 和 指令Cache 无效。呵呵, 你没明白过来? 其中原由如下：

      CP15 中的寄存器 C7 用于控制 cache 和写缓冲区。它是一个只写的寄存器，使用 MCR 指令
      来写该寄存器，具体格式如下:

          MCR P15, 0, <Rd>, <c7>, <CRm>, <opcode_2>

      其中, <Rd> 中为将写入 C7 中的数据; <CRm>, <opcode_2> 的不同组合决定执行不同的操作:

      ----------------------------------------------------------------------------------
      <CRm>        <opcode_2>        含义                                   数据
      ----------------------------------------------------------------------------------
      C0           4                 等待中断激活                              0
      C5           0                 使用无效整个Cache                     0
      C5           1                 使无效指令Cache 中的某块           虚地址
      C5           2                 使无效指令Cache 中的某块           组号/组内序号
      C5           4                 清空预取缓冲区                          0
      C5           6                 清空整个跳转目标Cache                0
      C5           7                 清空跳转目标Cache中的某块        生产商定义
      C6           0                 使无效整个数据Cache                    0
      C6           1                 使无效数据Cache 中的某块           虚地址
      C6           2                 使无效数据Cache 中的某块           组号/组内序号
      C7           0                 使数据Cache 和指令Cache 无效    0
      C7           1                 使无效整个Cache 中的某块           虚地址
      C7           2                 使无效整个Cache 中的某块           组号/组内序号
      C8           2                 等待中断激活                                  0
      C10          1                 清空数据Cache 中某块                  虚地址
      C10          2                 清空数据Cache 中某块                  组号/组内序号
      C10          4                 清空写缓冲区                                 0
      C11          1                 清空整个Caceh 中某块                  虚地址
      C11          2                 清空整个Caceh 中某块                  组号/组内序号
      C13          1                 预取指令Cache 中某块                  虚地址
      C14          1                 清空并使无效数据Cache中某块   虚地址
      C14          2                 清空并使无效数据Cache中某块   组号/组内序号
      C15          1                 清空并使无效整个Cache中某块   虚地址
      C15          2                 清空并使无效整个Cache中某块   组号/组内序号
      ----------------------------------------------------------------------------------

    第 35~36 行: 清空写缓冲区
    第 38~39 行，使DCache, ICache 及页表的内容无效。系统控制协处理器 CP15 的寄存器 C8就
    是用来控制清除 TLB内容相关操作的。指令格式如下:
     
      MCR P15, 0, <Rd>, <C8>, <CRm>, <opcode_2>

    其中 <Rd> 中为将写入 C8中的数据; <CRm>, <opcode_2> 的不同组合决定指令执行不同的操作
   
      ----------------------------------------------------------------------------------
      指令                           <opcode_2>   <CRm>   <Rd>    含义
      ----------------------------------------------------------------------------------
      MCR P15,0,Rd,C8,C7,0  0b0000     0b0111   0            DCache,ICache 无效  
      MCR P15,0,Rd,C8,C7,1  0b0000     0b0111   虚地址  整个Cache 中单个地址变换条目无效
      MCR P15,0,Rd,C8,C5,0  0b0000     0b0101   0            整个Cache无效
      MCR P15,0,Rd,C8,C5,1  0b0000     0b0101   虚地址  指令Cache 中单个地址变换条目无效
      MCR P15,0,Rd,C8,C6,0  0b0000     0b0110   0            整个数据Cache无效
      MCR P15,0,Rd,C8,C6,1  0b0000     0b0110   虚地址  数据Cache 中单个地址变换条目无效
      ----------------------------------------------------------------------------------

    第 41~43 行:加载页表的首地址到 CP15 协处理器的寄存器 C2
    第 45~53 行:设置访问控制权限。协处理器 CP15 中 C3 为 DOMAIN ACCESS CONTROL REGISTER,
    该寄存器有效位为32，被分成16个区域，每个区域由两个位组成，含义如下:

      00：当前级别下，该内存区域不允许被访问，任何的访问都会引起一个 domain fault
      01：当前级别下，该内存区域的访问必须配合该内存区域的段描述符中AP位进行权检查
      10：保留状态
      11：当前级别下，对该内存区域的访问都不进行权限检查

    注意第 49 行我们用的是 "mvn r0, #0" 而非 "mov r0, #0"

    第 59~76 行, 设置并启用 MMU。这几行代码主要是设置了 CP15 的寄存器 C1。C1 是一个控制寄
    存器它包括以下功能:
     
      禁止/使能 MMU 以及其它的与存储系统相关的功能
      配置存储系统以及 ARM 处理器中的相关部分的工作方式

    来看一下 C1 寄存器具体是什么样子:
      
     

      各控制位含义如下表:

      ----------------------------------------------------------------------------------
        C1中的控制位  含义
      ----------------------------------------------------------------------------------
        M             禁止/使能 MMU
        A             禁止/使能地址对齐检查功能
        C             禁止/使能整个 Cache
        W             禁止/使能写缓冲
        P             32/26地址模式
        D             禁止/使能26地址异常检查
        L             早期/后期中止模型
        B             little-endian/big-endian
        S             在 MMU 启用时用作系统保护
        R             在 MMU 启用时用作系统保护
        F             由生产商定义
        Z             禁止/使能跳转预测指令
        I             禁止/使能 Cache
        V             低端/高端异常中断向量表
        RR            对系统中的 Cache 选择淘汰算法
        L4            提供对以前的 ARM 的版本兼容
        bits[31:16]   保留
      ----------------------------------------------------------------------------------

    第 77~79 行: 这是使用嵌入汇编的方式，第 78 行的 "r"(ttb) 表示变量 ttb 的值赋给一个寄
    存器作为输入参数，这个寄存器由编译器自动分配。我们看到第 42 行的 "%0" 被用来表示这个
    寄存器。

    ......呵呵，总算讲完 MMU 这一块了，程序不多，可引出的内容不少!

(9) 第 38~48 行设置 irq 模式和 system 模式下的堆栈寄存器，然后程序运行在 system 模式下，
    调用 main 函数后返回, 循环并等待中断发生......